◆
アナログ信号を、ディジタル信号に変換する装置が、AD コンバータ です。AD コンバータは、入力のアナログ信号を、その大きさに比例した値の、ディジタルコード に変換して、出力します。
ディジタルコード以外の、パルス幅や、パルス周波数など、ディジタル的な信号に変換するものも、AD コンバータに含めて呼ぶことも、多いようです。
AD コンバータの代表的な機種を、図 6.4-29 に示します。
◆ 積分形 AD コンバータ には、各種の機種があります。積分形 AD コンバータは、高精度のものが、容易に得られることが、特徴です。その反面、変換に時間がかかるという、欠点があります。
◆ 2 重積分形 AD コンバータ は、積分形 AD コンバータの中で、最も代表的な、機種です(図 6.4-30)。その動作を、図 6.4-31 に示します。
◆
2 重積分形 AD コンバータでは、まず、図の積分器(完全積分回路)で、入力電圧 Vin を、一定時間 ti だけ、積分します(図の、一定パルス計測)。
次に、今度は、逆方向に、基準電圧 Vref で積分し、電圧がゼロ(元の電圧)になるまでの時間 tref を計ります。
◆
この時間(tref)の計測は、一定周波数の、クロック信号を使用します。クロック信号を、カウンタでカウントすることによって、時間は、容易に、ディジタル値が、得られます。カウンタは、通常、マイコンに内蔵されています。
◆
2 重積分形 AD コンバータ以外の、積分形 AD コンバータも、原理は異なりますが、いずれも、AD 変換に、積分を利用しています。積分(完全積分)は、高周波の信号をカットしますから、広義の、ローパスフィルタです(図 6.4-32)。図の fc は、商用電源周波数です。商用電源周波数、および、その整数倍の周波数は、完全にフィルタされます。
◆
一般にノイズは、周波数が高いほど、伝わり易く、ノイズ対策の必要性が、高くなります。したがって、AD コンバータでは、通常、ローパスフィルタを併用します(6.4.(1-B-c)参照)。
商用電源は、それに乗っているノイズは別として、それ自体は、低周波です。しかし、極めて大きなパワーを持ちますから、用途によっては、商用電源周波数ノイズは、大きなノイズ源になります。
◆
ローパスフィルタでは、低周波の信号をカットオフするためには、キャパシタンスの大きなコンデンサを、使用する必要があります。積分形 AD コンバータは、変換周波数を、商用電源周波数に、選ぶことによって、商用電源周波数ノイズを、完全にカットすることができます。
◆
多重積分形 AD コンバータは、 2 重積分形 AD コンバータの精度を、さらに高くするように、改良された機種です。結果として、積分の回数が、さらに増えるので、多重積分形と呼んでいます。
◆ V/F 変換形 AD コンバータ は、V/F 変換器 (電圧周波数変換器 )を、そのまま AD コンバータとして、使用します。出力は、パルス周波数信号です(図 6.4-33)。図に示すように、出力 OUT を一定時間カウントすることによって、V/F 変換形 AD コンバータになります。
◆
電荷平衡形 AD コンバータ は、2 重積分形 AD コンバータに似ています。電荷平衡形 AD コンバータは、入力電圧に比例したパルス列を出力する V/F 変換器によって構成されています。V/F 変換器で発生するパルス数を、カウンターで数えることによって、AD 変換を行います。
2 重積分形 AD コンバータが、アナログ信号を、積分しています。これに対して、電荷平衡形 AD コンバータは、電圧をパルスに変換して、パルスをカウントすることによって、ディジタル的に、積分を行っている点が、異なります。
◆ 比較形 AD コンバータ は、並列比較形 AD コンバータ (フラッシュ形 AD コンバータ )、逐次比較形 AD コンバータ 、および追従比較形 AD コンバータ に分けられます(図 6.4-34)。ただし、追従比較形は、あまり、使用されていません。
◆
並列比較形 AD コンバータ は、フラッシュ形とも言い、1 LSB 間隔の電位差を持つ、基準電源と、コンパレ−タとを、必要な分解能に対応する数だけ持っています(図 6.4-35)。エンコーダで、エンコードしたデータを、レジスタにメモリして、出力します。
並列比較形 AD コンバータは、回路規模が大きいことが欠点ですが、最近の LSI の進歩によって、回路規模の大きさは、問題では無くなっています。
◆ 逐次比較形 AD コンバータ は、ラダー抵抗形 DA コンバータを利用して、AD 変換を行います(図 6.4-36)。図の D/A 変換が、ラダー抵抗形 DA コンバータです。図 6.4-37 は、そのタイムチャートです。逐次比較形 AD コンバータは、最も一般的な、AD コンバータです。
[図 6.4-37] 逐次比較形 AD コンバータのタイムチャート
◆
逐次比較形 AD コンバータでは、比較器 (コンパレータ)によって、ラダー抵抗形 DA コンバータ(図の D/A 変換)の出力と、入力のアナログ信号とを比較し、比較の結果に基づいて、DA コンバータの入力(図の逐次比較レジスタ)の値を、変更します。これを、比較器の値がゼロになるまで、繰り返します。
◆
この制御を、効率良く行わないと、AD 変換時間が長くなります。この制御を行うのが、逐次比較レジスタ (SAR )です。SAR では、MSB から順に、1 ビットづつ、比較を行います。n ビットの AD コンバータでは、n 回で完了します。
ラダー抵抗の代わりに、コンデンサを使用した、電荷再配分形 AD コンバータ と呼ばれるものもあります。
◆
逐次比較形 AD コンバータは、単体の IC として用いられるほか、マイコンに内蔵されるなどの形で、広く、利用されています。
◆
デルタシグマ形 AD コンバータ (シグマデルタ形 AD コンバータ 、シグマデルタオーバーサンプリング AD コンバータ 、ΔΣ形 AD コンバータ 、ΣΔ形 AD コンバータ )は、一般の AD コンバータとは、考え方が、全く異なります。このため、分かり難い面があります。呼び名も、上記のように、さまざまです。
◆
ここで、まず、予備知識として、デルタコンバータ について、説明します(図 6.4-38)。デルタコンバータでは、カウンタ(図の UP/DOWN カウンタ)の出力値を記憶して、遅延させ、その値を D/Aコンバータで、アナログに変換します。そして、その出力と、入力信号との差をコンパレータで比較することで、新たな出力値を得ています。
ただし、デルタコンバータは、図からも分かるように、1 LSB づつしか変化しませんから、動作速度を極めて速くしないと、元の信号の変化に追いつきません。また逆に、入力信号 in に変化が無く、一定の状態だと、動作しないという、欠点があります。
◆
上記の、欠点をなくし、改良したものが、デルタシグマ形 AD コンバータです(図 6.4-39)。デルタコンバータに比べると低速ですが、かなりのオーバーサンプリングを行います。オーバーサンプリングとは、コンバータの公称のサンプリング速度よりも、数倍の速度でサンプリングを行うことです。この出力を、ディジタルフィルタで、フィルタして、公称のサンプリング速度に落とします。
図で、3 次〜4 次 というのは、このオーバーサンプリングの操作を、3〜4 回繰り返すことです。
◆ 図 6.4-40 は、デルタシグマ形 AD コンバータの出力例です。
[図 6.4-40] デルタシグマ形 AD コンバータの出力例
