◆ 各種の回路は、ノイズ対策の立場から見て、それぞれ長所、欠点があります。したがって、ノイズ対策の立場から見た、使い分け、選択が必要です。
ここでは、ディジタル回路の基本的なノイズ対策について、解説します。個別的、応用的な回路については触れません。
ディジタルIC は、その使用素子によって、いくつかのファミリ に分けられます。ファミリは、大きく分けて、
TTL
C-MOS
その他
に分けられ、それぞれの中に、複数のファミリがあります。
◆ C-MOSは、コンプリメンタリMOS略で、MOS形トランジスタを2個、対にした構成です(図.3参照)。TTLは、バイポーラ形トランジスタを使用して構成したものです。
IC が最初に作られたのは、ディジタル IC の TTL です。その後 TTL に属する幾つかのファミリ(たとえば LS)が開発されました。これらと区別するために、最初に作られた TTL のファミリを、スタンダード TTL といいます。現在では、ほとんど使われていません。
◆ TTL に次いで製品化されたのが C-MOS です。最初に作られた C-MOS は動作速度が遅いものでした。後に、これを若干改良したものが、B シリーズと呼ばれるファミリで、目的、用途によっては、現在でも使われています。その後、技術の進歩によって、C-MOS も、LS TTL 並みの速度のもができ、現在では、さらに高速化しています。
C-MOS ができた当初は、ディジタル IC の主流は、TTL の系統でしたが、現在では、C-MOS および、C-MOS の低消費電力と TTL の高速との特徴を兼ね備えた BiCMOS など、幾つかのシリーズが、主に使われています。
◆ ディジタルICは、論理演算を実行する素子です。最近では、大規模な回路(たとえば、ゲート数で 107 以上)が、IC 化されていますが、回路規模が大きいだけであり、基本的な論理演算の集まりです。
論理には、2 値論理と、多値論理とがあります。しかし現実に多く使われているのは、2 値論理です。2 値論理は、2 つの状態を持ちます。この 2 値は、論理本来の呼び方では、真と偽ですが、通常は、2 進数の数値である、1(真に対応)と 0(偽に対応)とを使用します。
◆ ディジタル IC では、この 1 と 0 とを、電圧のハイとローとに割付けます。電圧がハイであるか、ローであるかということは、対等です。したがって、電圧のハイを 1 に、ローを 0 に割り付けることができ、これを、正論理 といいます。また逆に、ローを 1 に、ハイを 0 に割り付けることもでき、これを、負論理 といいます。
◆
論理演算 は、大きく分けて、組み合わせ論理と、順序論理とに分けられます。組み合わせ論理 とは、入力と出力とが1対1に対応し、入力の論理値が決まると、直ちに、対応する出力の論理が決まります。
組み合わせ論理の基本は、AND (表.1)、OR (表.2)、および NOT (表.3)です。なお、これらの表のような、論理を表わす表のことを、真理値表 といいます。
[表.1] A N D [表.2] O R [表.3] NOT
|
|
|
||||||||||||||||||||||||||||||||||||||||||||||
上記のような、基本的な組み合わせ論理を実現する IC を、ゲート IC といいます。
◆ 順序論理 とは、過去の状態が、現在の出力に影響し、現在の出力が、現在の入力だけからは、決まらないものをいいます。具体的には、過去の状態を記憶する機能です。
最も基本的な、順序論理を実現する IC が、フリップフロップ (FF )ICです。フリップフロップの基本は、RS-FF です。RS-FF は、入力のレベルで動作します。しかし、より広く使用されているのは、入力のエッジで動作する、エッジトリガ FF です。その代表的なものが、D-FF です。
◆ 最近では、C-MOSを使用することが多くなっています。C-MOS と TTL との比較に悩むことも、ほとんど無いでしょう。しかし、C-MOS と TTL とを比較することには、多くのノイズ対策の基本が含まれています。
一般に C-MOS は、TTL と比較して、ノイズに強いと言われています。これは、間違いのない事実です。しかし、その理由として、一般に言われていることは、必ずしも正しくありません。
また、C-MOS にも、ノイズ対策上の問題点があり、使用に当っては、注意が必要です。
◆ ディジタル IC には、ノイズマージンがあります。このノイズマージンがあるおかげで、ディジタル IC はノイズに強く、通常のノイズ環境では、安心して使用することができます。
C-MOC は、広い電源電圧範囲で使用することができます。C-MOS のノイズマージンは、その電源電圧に比例します。電源電圧を、標準TTLの電源電圧と同じ、5V にしたときの、ノイズマージンを比較すると、図.1のようになります。
◆ TTL のノイズマージンが、0.4V であるのに対して、C-MOS は 1.45V あります。一般に、この差が、C-MOS が TTL よりも、ノイズに強い理由である、とされています。
しかし、ノイズに対する強さは、電圧だけでは決まりません。この他に、インピーダンスが問題になります(1.(3-E-b))。
プリント基板上の配線のインピーダンスは、ドライバの出力インピーダンスが支配的です(13.(3-B)図.8)。
TTL に LS ファミリ、C-MOS に HC ファミリを使用すれば、HC の方がドライバのインピーダンスが高いので、これでノイズマージンの大きさが相殺され、ノイズに対する強さの差は、あまりありません。これに対して、TTL が LS、C-MOS が AC の場合には、AC の出力インピーダンスが低いので、C-MOS が優位です。
このように、ファミリの種類によって、耐ノイズ性が異なり、一般論は成立しません。
◆ TTL と C-MOS との耐ノイズ性を全般的に比較するときは、FF(フリップフロップ)のノイズに対する強さの違いが、大きく影響します。FF の問題は、後に説明しますが、このFFによる強さの違いが大きく効いて、結果的には、C-MOSは、TTLよりもノイズに強いと言う一般論が成立します。
結果として、C-MOS がノイズに強いと言うことは正しいのですが、世間一般に言われていることとは、理由が異なります。
個々の回路の耐ノイズ性を検討する場合には、この理由の違いを、つかんでおかないと、間違った答えを導いてしまいます。
◆ C-MOS、TTL に限定しない一般論として、素子の動作速度と、耐ノイズ性との関係があります。素子の動作速度が遅ければ、周波数の高い信号は通りません(図.2)。すなわち、動作速度が遅い素子は、ノイズに対して、フィルタとして働きます。
◆ TTL が C-MOS よりも高速であった時代には、動作速度の違いが、C-MOS がTTL よりも、ノイズに強いという理由の 1 つでした。しかし、C-MOS が高速化した現在では、ファミリに依存し、一般論は成立しません。
IC のファミリを選ぶとき、欲しい信号に対して、必要にして十分な速度を持つファミリを選ぶことが大切です。それよりも高速なファミリを選ぶと、ノイズに対しては、かえって弱くなってしまいます。「大は小を兼ねない」のです。
◆ C-MOS には、ノイズ上の弱点があります。その対策を怠ると、C-MOS はノイズに弱くなってしまいます。
◆ C-MOS は、スイッチング時に、電源からグラウンドに突き抜ける、大きな電流が流れます(図.3)。
◆ C-MOS は、図の左に示すように、P チャンネルと N チャンネルが繋がっています。
入力 VIN がハイまたはローのときは、どちらか一方だけがオンで、他方はオフです。しかしスイッチングの途中では、入力は中間の値であり、両方のチャンネルが共にオンの状態が存在します。このとき、電源からグラウンドに突き抜け電流 ICC が流れます。
◆ スイッチングが高速のときは、突き抜け電流が流れる時間は短いのですが、スイッチングが遅いと、長時間大電流が流れます。いずれにしても、この突き抜け電流は、電源に対するノイズです。
また、スイッチング速度が遅いときは、入力のノイズのために出力が振動する恐れもあります((3-A)(b)参照)。
この両方の理由から、C-MOSでは、遅い入力は、禁止されています (具体的な値は、IC のデータシートに記載されています)。
◆ C-MOS に限らず、ディジタル IC の未使用入力は、その論理に従って、プルアップまたはプルダウンする必要があります(図.4)。AND のときはプルアップ、OR のときはプルダウンします。プルアップ とは、入力がハイになるように、入力に電源を(抵抗を介して)接続することです。プルダウン とは、入力がローになるように、入力をグラウンドに接続することです。
◆ ただし、TTL は、入力端子がオープンのときは、その端子がハイであるとして動作しますから、プルアップする必要はありません。ただし、動作はしますが、オープンの端子は、インピーダンスが高いので、ノイズには弱いのです。ノイズに強くするためには、オープンは好ましくありません。
これに対して、C-MOS では、未使用の端子をオープンにすることは、絶対に許されません。
C-MOS の入力端子は、極めてハイインピーダンスです。入力がオープンのときは、入力レベルは不定です。ハイ/ローが決まりません。しかも、その不定の入力レベルが、ハイ/ローのちょうど中間にあると、素子の内部で、電源からグラウンドに対して大電流が流れ続けます。結果として、素子を破壊することもあり得ます。
また、入力がハイインピーダンスであるため、静電気がたまり、それが高電圧になって素子を破壊する恐れもあります。
◆ C-MOOS では、単に、使用素子の未使用入力端子だけでなく、未使用素子の入力端子も、始末する必要があります。
IC には、1 パッケージに複数の素子が入っているものがあります。その複数の素子に、未使用の素子があるとき、その始末をしないと、その素子が破壊される恐れがあります。このとき、その未使用素子だけが破壊されれば問題ないのですが、同一パッケージ内の使用素子を道連れにしてしまう恐れがあるからです。
◆ また、似たような始末として、プリント基板の外部から、コネクタ等を介して入力する端子があります。コネクタが未接続で、入力がオープンの状態で、基板に電源が投入されていると、素子が破壊される恐れがあります。図.5のように始末します。抵抗 R は、静電気の帯電を防止することが目的ですから、高抵抗(たとえば、1MΩ)を使用します。
◆ C-MOS で、今ひとつ問題になるのが、ラッチアップ です。C-MOOSでは、製造上の都合から、IC の内部に、回路動作には関係の無いトランジスタが、作り込まれています。このトランジスタ(以下不要トランジスタと呼びます)は、IC が正常に動作しているときは、何も問題はありません。
しかし、IC の入力または出力に、電源電圧を超え、またはグラウンドよりも低い、異常電圧がかかると、不要トランジスタが動作して、その不要トランジスタに大電流が流れます。しかも、この不要トランジスタは、FF を構成しているので、異常電圧が無くなった後も、以上電流が流れつづけます。このため、素子を破壊してしまいます。この現象をラッチアップといいます。
◆ ラッチアップは、C-MOS にとって致命的な現象です。当然、C-MOS の入出力には、ラッチアップ防止回路が組み込まれています。したがって、通常は、この IC に組み込まれているラッチアップ防止回路が動作しますから、ラッチアップを起こすことは、ありません。
しかし、内蔵防止回路の限度を超えたサージが加わると、ラッチアップが発生してしまいます。大きなサージが予想されるところには、さらに外付けのラッチアップ防止回路(図.6)を組み込む必要があります。
◆ バッファ IC(たとえば 74HC07)は、論理的には何もしませんが、各種の目的で使用されます。ノイズ対策の目的で使われる場合もあります。ノイズ対策用途に限定して説明します。
◆ 単純なバッファ(普通の IC)にも、図.7に示す効果があります。
◆ 図に示したように、ノイズを軽減する効果があります。バッファを挿入する場所のインピーダンスが高いときは、バッファの出力インピーダンスが低いので、1.(3-E-b)に示した効果も期待できます。
また、バッファによって伝送路の長さが短くなりますから、リンギングの周波数を高くするという効果もあります。
◆ ICの入力信号が、ハイとローの中間にあり、ノイズが重畳しているときは、出力が振動します(図.8)。
◆ 図に示すように、ノイズのために、スレッショルド電圧を何回も過ぎるからです。スレッショルド電圧 とは、図から分かるように、出力のハイ/ローが切り替わる電圧のことです。
この対策として有効なのが、シュミットトリガです。シュミットトリガ は、スレッショルドを2つもつ素子です。スレッショルドを2つ持つので、図.9のように動作します。
◆ 図で、シュミットトリガを表す素子記号の先に、小さい○が入っています。この○は、出力のハイ/ローを入力と反転させること(すなわち、論理演算の NOT)を表しています。入力と出力のハイ/ローを反転させる素子のことをインバータ といいます。シュミットトリガ IC は通常インバータになっています。インバータは、バッファと論理は異なりますが、ノイズに対する効果は、バッファと同じです。
◆ シュミットトリガの動作は、次のとおりです。
入力がローからハイに向かって変化しているときは、上側のスレッショルド電圧を超えたときに、出力がハイからローに変わります。
入力がハイからローに向かって変化しているときは、下側のスレッショルド電圧を下回ったときに、出力がローからハイに変化します。
このため、2つのスレッショルドを、一挙に通過するような大きなノイズでなければ、出力のバタツキを防ぐことができます。
◆ シュミットトリガは、また、一般のC-MOSの制約に引っかかるような、遅い入力を受け付けることができ、その出力は、通常の速度になります。(図.10)。
◆ ディジタルICは、ほぼ理想的に、論理動作を実現します。ただし、動作速度が有限で、遅れがあります。ノイズ対策の立場からは、この遅れは、さきに示したように、ノイズをフィルターする、プラスの働きもありますが、マイナスの働きもあります。マイナスの働きの代表的なものが、ハザードと呼ばれる現象です。
ハザード は、論理上は発生しないはずのパルスが、素子の遅れのために発生する現象です(図.11)。
◆ 図の回路(a)において、図(b)のように、素子に遅れが存在しなければ、出力に、ハザードは、発生しません。しかし、素子に遅れがあると、インバータの出力(B)は、図(c)のように遅れます。(A)と(B)との論理演算上のAND 出力が(D)のように現れます。(D)は、AND素子によって遅れますから、(C)のようにハザードが発生します。
この図は、ハザード発生の機構を示すための、模型的な図です。実際には、ゲート 1 段の遅れでは、必ずしもハザードは発生しません。しかし遅れが 2 段になると、ハザードが、確実に発生します。ハザードは、通称ヒゲともいい、1種のノイズです。
◆ ハザードの発生を防止するためには、出力に変化は与えないが、ハザードは抑えることができる回路を追加します。
具体例を示します。図.12は、データセレクタ回路です。そのままでは、ハザードが発生する回路です。S から S へのタイミングのずれが、ハザードの原因です。
◆ 図.13は、図.12 の回路に、タイミングだけをずらせた回路を追加して、それによってハザードを消した例です。
◆ 図.14は、元の論理を変化させない冗長回路を追加して、ハザードを無くした例です。
◆ また、別のアプローチとして、ハザードを発生させておいて、その発生したハザードをフィルタで取り除く方法もあります(図.15)。ただし、この方法は、フィルタによる遅れが加わります。
